µðÁöÅПÀÓ½º

 


[±âȹ-½Å±â¼ú µû¶óÀâ±â] FPGA

ÇÁ¸°Æ® ÆäÀ̽ººÏ Æ®À§ÅÍ Ä«Ä«¿À½ºÅ丮
Àú°¡ ·Î¿£µå½Ã¸®Áî ASIC Æ´»õ '¸Í°ø'


µðÁöÅÐ Á¤º¸±â±âÀÇ ´Ùº¯È­·Î ÀÎÇØ ÇٽɺÎÇ°ÀÎ ¹ÝµµÃ¼µµ ´Ù¾çÇÑ »ç¾çÀÌ ¿ä±¸µÇ¸é¼­ FPGA(Field Programmable Gate Array)±â¼ú °æÀïÀÌ ´õ¿í Ä¡¿­ÇØÁö°í ÀÖ´Ù. FPGA´Â ÇÁ·Î±×·¥ÀÌ °¡´ÉÇÑ ºñ¸Þ¸ð¸® ¹ÝµµÃ¼·Î, ÇöÀç FPGA ½ÃÀåÀº ÀÚÀϸµ½º¿Í ¾ËÅ×¶ó°¡ ¼¼°è ½ÃÀåÀ» ÁÖµµÇÏ´Â °¡¿îµ¥ ·¡Æ¼½º¤ý¾×ÅÚ µîÀÌ Ãß°ÝÇÏ´Â ¾ç»óÀ» º¸ÀÌ°í ÀÖ´Ù.

ÇÏÁö¸¸ À̵éÀº ¸ðµÎ ¿Ü±¹°è ¾÷ü·Î, ±¹³» ºñ¸Þ¸ð¸® ¹ÝµµÃ¼ ¾÷°è¿¡¼­ FPGA´Â ÇöÀç ºÒ¸ðÁö³ª ´Ù¸§¾ø´Â ¹Ì°³Ã´ ºÐ¾ßÀÌ´Ù.

¡Þ FPGA ±â¼ú Æ®·£µå ¹× ±¹³» »óȲ¡ëFPGA´Â ±âÁ¸ D·¥À̳ª CPU µî ´ë·®»ý»êµÇ´Â ¹ÝµµÃ¼¿Í ´Þ¸® Á¦Á¶¾÷ü°¡ ¾Æ´Ñ ±¸¸ÅÀÚ°¡ ÀÚ½ÅÀÇ ¿ëµµ¿¡ ¸Â°Ô ¹ÝµµÃ¼ÀÇ ±â´ÉÀ» Á¶Á¤¤ý°ü¸®ÇÒ ¼ö ÀÖ´Â Á¦Ç°ÀÌ´Ù.

±×µ¿¾È FGPA´Â ÀϹÝÀûÀ¸·Î ASIC(ÁÖ¹®Çü ¹ÝµµÃ¼) Á¦Ç°ÀÇ ¾ç»ê Àü ´Ü°èÀÇ ½ÃÇè¿ë Á¦Ç°À¸·Î »ç¿ëµÅ ¿Ô´Ù. ÇÏÁö¸¸ ÃÖ±Ù FPGA ¾÷üµéÀÌ ASICÀ¸·Î ÀüȯÇϱâ À§ÇØ ½ÃÁ¦Ç°¿¡ ±×Ä¡´Â °ÍÀÌ ¾Æ´Ï¶ó ´ë·®»ý»ê¿¡µµ Àû¿ëÇÒ ¼ö ÀÖµµ·Ï ¿þÀÌÆÛ Å©±â¸¦ È®´ëÇÏ°í, ȸ·Î ¼±ÆøÀ» ÁÙÀÌ´Â µî °æÀï·Â °­È­¿¡ Àû±Ø ³ª¼­¸é¼­ º¯È­ÀÇ Á¶ÁüÀÌ ÀÏ°í ÀÖ´Ù.

¶ÇÇÑ µðÁöÅÐÈ­¿¡ µû¸¥ ´Ù¾çÇÑ Á¤º¸ ¹× µðÁöÅбâ±â°¡ ÃÖ±Ù ÀÕ´Þ¾Æ Ãâ½ÃµÇ¸é¼­ °¢ Á¦Á¶¾÷üµéÀÌ Àڻ簡 ³»³õ´Â ¼¼Æ®ÀÇ Æ¯¼ºÀ» »ì¸®±â À§ÇØ ´Ù¾çÇÑ FPGA Á¦Ç°À» äÅÃÇϸ鼭 FPGA¿¡ ´ëÇÑ °ü½ÉÀÌ °íÁ¶µÇ°í ÀÖ´Ù.

ÀÚÀϸµ½º ¾ÈÈï½Ä Áö»çÀåÀº "FPGA Á¦Ç°ÀÌ ½ÃÀåÀÇ À̸ñÀ» ²ø¸é¼­ Àúº¯À» È®´ëÇϱâ À§ÇØ Á¦Ç° ¿ø°¡ ÀÎÇÏ¿¡ ³ë·ÂÇÏ°í ÀÖ´Ù"¸ç "À̸¦ À§ÇØ ±âÁ¸ 200§® ¿þÀÌÆÛ¸¦ »ç¿ëÇÑ 0.13¹ÌÅ©·Ð °øÁ¤¿¡¼­ 300§® ¿þÀÌÆÛ¿¡ 90³ª³ë °øÁ¤À» ä¿ë, °¡°ÝÀ» 5ºÐÀÇ 1¼öÁØÀ¸·Î ³·Ãá Á¦Ç°µéÀ» »ý»êÇϱ⿡ À̸£·¶´Ù"¶ó°í ¼³¸íÇß´Ù.

ÇöÀç FPGA ¾÷üµéÀº ½ÃÀåÈ®´ë Àü·«ÀÇ ÀÏȯÀ¸·Î Àú°¡ÀÇ ½ÅÁ¦Ç°À» ¼Ó¼Ó Ãâ½ÃÇÏ°í ÀÖ´Ù. ÀÚÀϸµ½ºÀÇ `½ºÆĸ£Åº', ¾ËÅ׶óÀÇ `»çÀÌŬ·Ð', ·¡Æ¼½ºÀÇ `EC20' µî Àú°¡ ·Î¿£µå ½Ã¸®Áî ½ÅÁ¦Ç°µéÀÌ ¿¬À̾î Ãâ½ÃµÇ¸é¼­ FPGA ¾÷üµéÀº ASIC Æ´»õ½ÃÀåÀ» °Ü³ÉÇÑ ÇÑÆÇ ½ÂºÎ¸¦ º­¸£°í ÀÖ´Ù.

±×·³¿¡µµ FPGA½ÃÀå °æÀï¿¡ °üÇؼ­´Â ¾ÆÁ÷ ±¹³» ºñ¸Þ¸ð¸® ¾÷üµéÀº `º¯¹æ'¿¡ ¸Ó¹°·¯ ÀÖ´Â ¼öÁØÀ̶ó´Â Æò°¡¸¦ ¹Þ°í ÀÖ´Ù.

IT SoC »ç¾÷´ÜÀåÀÎ °øÁøÈï(±¤¿î´ë) ±³¼ö´Â "5³â Àü Á¤ºÎ Â÷¿ø¿¡¼­ FPGA¸¦ ±¹»êÈ­ÇÏ·Á´Â ¿òÁ÷ÀÓÀÌ ÀÖ¾ú´ø °ÍÀº »ç½Ç"À̶ó¸ç "ÇÏÁö¸¸ FPGA Á¦ÀÛ ¹× ¼³°è ±â¼úÀº °®Ãß°í ÀÖÀ¸³ª ÀÌ¿¡ µû¸¥ CAD(ÄÄÇ»ÅÍ¿ø¿ë¼³°è)¤ýEDA(ÀüÀÚ¼³°èÀÚµ¿È­) Åø°ú °ü·ÃÇÑ ±â¼ú µî¿¡ ´ëÇÑ ÁøÀÔÀ庮ÀÌ ³Ê¹« ³ô¾Æ °á±¹ ÀÌ ÇÁ·ÎÁ§Æ®´Â ¹«»êµÇ°í ¸»¾Ò´Ù"°í ÁöÀûÇß´Ù.

ÇöÀç ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼­´Â ÀÎÅÚ°ú AMD°¡, µðÁöÅнÅȣó¸®(DSP)´Â TI(Åػ罺ÀνºÆ®·ç¸ÕÆ®)¤ý¾Æ³ª·Î±×µð¹ÙÀ̽º µî ¹Ì±¹ ¾÷üµéÀÌ ¿øõ±â¼úÀ» º¸À¯ÇÏ´Â µî µ¶¤ý°úÁ¡Ã¼Á¦ ¾ç»óÀ» ¶ì°í ÀÖ´Ù. ¸¶Âù°¡Áö·Î FPGAµµ ´çºÐ°£ ÀÚÀϸµ½º¤ý¾ËÅ×¶ó¸¦ ÁÖÃàÀ¸·Î ÇÏ´Â ¿Ü±¹°è ¾÷üµéÀÌ °úÁ¡ÀûÀÎ ±â¼úÀ» º¸À¯ÇÏ°í ±¹³»¿Ü ½ÃÀåÀ» Àá½ÄÇÒ °ÍÀ¸·Î °üÃøµÈ´Ù.

¡Þ FPGA ¾÷üµé°£ ±â¼ú °æÀï È°¹ß¡ë¿Ã µé¾î ¿Ü±¹°è FPGA ¾÷üµéÀÌ ´Ù¾çÇÑ ¾ÖÇø®ÄÉÀ̼ǿ¡ Àû¿ëµÇ´Â Àú°¡ ·Î¿£µå ½ÅÁ¦Ç°µéÀ» ÀÕ´Þ¾Æ Ãâ½ÃÇÔ¿¡ µû¶ó ±¹³»¿Ü ½ÃÀå¿¡¼­ ¾÷üµé°£ °æÀïÀÌ ÇÑÃþ Ä¡¿­ÇØÁú Àü¸ÁÀÌ´Ù.

¶ÇÇÑ ÃÖ±Ù FPGA¾÷°èÀÇ ¾ç´ë »ê¸ÆÀÎ ÀÚÀϸµ½º¿Í ¾ËÅ×¶ó°¡ °¢°¢ ±¹³» Áö»ç¸¦ È®Àå, ÀÌÀüÇÏ´Â µî Çѱ¹³» ¸¶ÄÉÆÃÀ» ´ëÆø °­È­ÇÏ·Á´Â ¿òÁ÷ÀÓÀ» º¸ÀÌ°í ÀÖ¾î °ü·Ã¾÷üµéÀÌ ÃË°¢À» °ïµÎ¼¼¿ì°í ÀÖ´Ù.

ÀÚÀϸµ½º´Â ÃÖ±Ù FPGA ½ÃÀå È®´ë¿¡ ¸ÂÃç ÃÖ´ë 20¸¸ ·ÎÁ÷¼¿°ú ÃÖ´ë 500§Ö ¼º´ÉÀ» °®Ãç ÁýÀûµµ¿Í ¼º´É ¸é¿¡¼­ Ÿ»ç Á¦Ç° º¸´Ù 2¹è °¡·® ¿ì¼öÇÑ ¹öÅؽº4 Á¦Ç°±º 3Á¾À» ÇϹݱ⿡ Ãâ½ÃÇÒ °èȹÀ̶ó°í ¹àÈù ¹Ù ÀÖ´Ù. ÀÚÀϸµ½º´Â ¶ÇÇÑ Àú°¡ ·Î¿£µå Á¦Ç°ÀÎ ½ºÆĸ£Åº ½Ã¸®ÁîÀÇ °¡°Ý°æÀï·ÂÀ» ¾Õ¼¼¿ö ½ÃÀå È®´ë¸¦ ÃßÁøÇÏ°í ÀÖ´Ù.

¾ËÅ׶ó´Â ³»³â 2¿ù °ø±Þ ¿¹Á¤ÀÎ `»çÀÌŬ·Ð¥±' Á¦Ç°±º 6Á¾À» ÃÖ±Ù ¹ßÇ¥ÇÏ´Â µî ÀÚÀϸµ½º¿¡ ¸Â¼­°í ÀÖ´Ù. À̵é Á¦Ç° °¡¿îµ¥ ÃÖÀú°¡Çü Á¦Ç°ÀÎ `EP2C35'´Â °¡°ÝÀÌ 25¸¸°³ ±¸¸Å ±âÁØÀ¸·Î °³´ç 22´Þ·¯¿¡ ºÒ°úÇϸ鼭µµ ÁýÀûµÈ ·ÎÁ÷¿¤¸®¸ÕÆ®(LE) ¼ö´Â 4608¡­6¸¸8416°³·Î, 1¼¼´ë Á¦Ç°¿¡ ºñÇØ 3¹è ÀÌ»óÀÇ °íÁýÀûµµ¸¦ ÀÚ¶ûÇÏ°í ÀÖ´Ù. ÀÌ Á¦Ç°Àº °¡Àü±â±â¤ý÷´ÜÅë½Å ¹× ¹«¼±±â±â¤ýÄÄÇ»ÅÍ ÁÖº¯ÀåÄ¡¤ýÀÚµ¿Â÷ ºÎ¹® µî ´ë·®»ý»êÇü ¾ÖÇø®ÄÉÀ̼ǿ¡ ÀûÇÕÇÏ´Ù´Â °ÍÀÌ È¸»çÃøÀÇ ¼³¸íÀÌ´Ù.

ÈĹßÁÖÀÚ·Î FPGA ½ÃÀå¿¡ °¡¼¼ÇÑ ·¡Æ¼½ºµµ °¡°Ý °æÀï·ÂÀÌ °­È­µÈ ·¡Æ¼½º `EC20','ECP¡ªDSP20' µî 2Á¾ÀÇ »ùÇÃÀ» ÃÖ±Ù °ø°³Çß´Ù. ·¡Æ¼½º ÃøÀº `EC20'¿Í `ECP¡ªDSP20'ÀÇ °³´ç °¡°ÝÀÌ 1000°³ ´ÜÀ§ ÁÖ¹®½Ã °¢°¢ 49, 59´Þ·¯¶ó°í ¹àÈ÷°í ÀÖ´Ù. ȸ»çÃøÀº ÇϹݱ⿡ Á¦Ç° ¾ç»ê¿¡ µé¾î°¡ »ï¼ºÀüÀÚ¤ýLGÀüÀÚ µî Çѱ¹ ¾÷üµéÀ» ´ë»óÀ¸·Î Àû±ØÀûÀÎ ÆÇÃË¿¡ µé¾î°£´Ù´Â º¹¾ÈÀÌ´Ù.

¶ÇÇÑ ¿¬³»¿¡ ÈÄ¼Ó Á¦Ç° 2Á¾À» Ãß°¡ Ãâ½ÃÇØ ½ÃÀå °ø·«À» °­È­ÇÒ ¹æħÀÌ´Ù.

¾×ÅÚÀº ÃÖ±Ù Ç÷¡½Ã±â¹Ý `ÇÁ·ÎASIC Ç÷¯½º' FPGA Á¦Ç°±ºÀÌ ÆǸŷ® 100¸¸°³¸¦ µ¹ÆÄÇÑ µ¥ À̾î ÀúÀü·Â FPGA Á¦Ç°±ºÀÎ `eX'¸¦ ¹«¼± ÇÁ·Î¼¼¼­ Ĩ °³¹ß¾÷üÀÎ ÀÏ·¹ºì¿£Áö´Ï¾î¸µ¿¡ °ø±ÞÇÏ´Â µî FPGA½ÃÀå¿¡¼­ ÀÔÁö¸¦ È®´ëÇسª°í ÀÖ´Ù.

ÀÌ·¸µí FPGA ¾÷üµéÀÌ ±âÁ¸ °¡°ÝÀÌ ºñ½Î´Ù´Â Åë³äÀ» ±ú°í Àú°¡ ·Î¿£µå¿¡ ±â´Éµµ °­È­ÇÑ Á¦Ç°µéÀ» ½ñ¾Æ³»¸é¼­ ¾÷üµé°£ °æÀïÀÌ ´õ¿í °¡¿­µÇ°í ÀÖ´Ù. ¾Æ¿ï·¯ ±âÁ¸ FPGA ½ÃÀå¿¡¼­ÀÇ °æÀïÀ» ³Ñ¾î, °¡°Ý °æÀï·ÂÀº ¹°·Ð »óÇ°È­ °úÁ¤ÀÌ ÂªÀ» »Ó ¾Æ´Ï¶ó À¯¿¬¼ºÀ» °®Ãß°í ÀÖ´Ù´Â ÀåÁ¡À» ¾Õ¼¼¿ö ASIC ½ÃÀåÀ» Àû±Ø Àá½ÄÇØ°¡´Â ¾ç»óÀ» º¸ÀÌ°í ÀÖ´Ù.

ÃÖ±Ù °¡Æ®³Ê µ¥ÀÌÅÍÄù½ºÆ®´Â FPGA½ÃÀåÀÌ ASICÀÇ Æ´»õ½ÃÀåÀ» ÆÄ°íµé¾î 2006³â 45¾ï ´Þ·¯, 2007³â 52¾ï ´Þ·¯, 2008³â 63¾ï ´Þ·¯ µî ±ÞÆØâÇÒ °ÍÀ̶ó´Â Àü¸Á(µµÇ¥)À» ³»³õ¾Ò´Ù.

¡Þ ÇâÈÄ FPGA ±â¼ú ¹× ½ÃÀåÀü¸Á¡ëÇöÀç ±¹³»¿¡¼­´Â ASIC°ú FPGA°¡ `µ¿½Ã ¼ºÀå'ÇÏ´Â ¸ð½ÀÀ» º¸ÀÌ°í ÀÖ´Ù. ÀÌ´Â ±×µ¿¾È Àü ¼¼°èÀûÀ¸·Î ºñ¸Þ¸ð¸®¿Í ¸Þ¸ð¸® ½ÃÀåÀÇ ºñÀ²ÀÌ 8 ´ë 2 ±¸µµ¸¦ ¶ì°í ÀÖÀ½¿¡µµ ºÒ±¸ÇÏ°í ±¹³»¿¡¼­´Â ÀÌ ºñÀ²ÀÌ 2 ´ë 8·Î ¿ªÀüµÇ´Â ±âÇüÀûÀÎ ÇüŸ¦ º¸¿´±â ¶§¹®À¸·Î Ç®À̵ȴÙ.

ÀÌ¿Í °ü·Ã, Á¤ºÎ´Â Áö³­ 1997³âºÎÅÍ 2011³â±îÁö ±¹³»¿¡¼­ÀÇ ASIC»ç¾÷ ºÎ¹®À» È®´ëÇϱâ À§ÇÑ `½Ã½ºÅÛIC 2010' °èȹÀ» ¼ö¸³, ÀÌ´Þ ¸»Âë 2´Ü°è 1³âÂ÷(2003.9~2004.8)¿¡ °üÇÑ ÃÖÁ¾ Æò°¡°¡ ÀÖÀ» ¿¹Á¤ÀÌ´Ù.

FPGA´Â ASIC¿¡ ºñÇØ Á¦Ç°È­ ±â°£ÀÌ ÂªÀº ÀåÁ¡À» ºÎ°¢½ÃÅ°¸é¼­ ±âÁ¸ ASICÀÇ Æ´»õ½ÃÀåÀ» ±Þ¼ÓÈ÷ ÆÄ°íµé°í ÀÖ´Ù. ¶ÇÇÑ 90³ª³ë °øÁ¤±â¼ú µµÀÔ µî »ý»ê ±â¼úÀÇ ¹ß´Þ·Î °¡°Ýµµ ±Þ¶ôÇÏ´Â Ãß¼¼´Ù. ÃÖ±Ù ±¹³» ¹ÝµµÃ¼ ¼ÒÀÚ ¾÷°è¿¡¼­ FPGA ¼ö¿ä°¡ ²ÙÁØÈ÷ ´Ã¸é¼­ ±¹³» ½ÃÀåµµ È®´ëµÇ´Â ¾ç»óÀ» º¸ÀÌ°í ÀÖ´Ù´Â °ÍÀÌ FPGA ¾÷°è °ü°èÀÚµéÀÇ Àü¾ðÀÌ´Ù.

¾ËÅ׶ó °ü°èÀÚ´Â "°ú°Å¿¡´Â FPGA°¡ °í°¡¿©¼­ ÷´Ü Åë½Å±â±â¿¡¸¸ »ç¿ëµÆÀ¸³ª ÃÖ±Ùµé¾î °¡°ÝÇ϶ôÀ¸·Î ÀÎÇØ °¡Àü±â±â¤ýÀÚµ¿Â÷¤ýµð½ºÇ÷¹ÀÌ ºÎ¹® µî ´Ù¾çÇÑ ¾ÖÇø®ÄÉÀ̼ǿ¡ È°¿ëµÇ°í ÀÖ´Ù"¸ç "ƯÈ÷, TFT LCD µî ÆòÆÇ µð½ºÇ÷¹ÀÌ ¼ö¿ä Áõ°¡¿Í ÇÔ²² FPGA½ÃÀåµµ ´õ¿í È®´ëµÉ °Í"À̶ó°í ¸»Çß´Ù.

¶Ç ´Ù¸¥ FPGA ¾÷ü °ü°èÀÚ´Â "FPGA Á¦Ç°Àº ÇÁ·Î±×·¥À» Áö¼ÓÀûÀ¸·Î Áö¿ì°í ´Ù½Ã ÇÁ·Î±×·¡¹ÖÇÒ ¼ö ÀÖ´Â À¯¿¬¼º°ú »óÇ°È­ ½Ã°£ÀÌ 6°³¿ù ¾ÈÆÆÀÎ ASICÁ¦Ç°¿¡ ºñÇØ »óÇ°È­ ÁֱⰡ 2ÁÖ¿¡ ºÒ°úÇÏ´Ù´Â ÀåÁ¡ µîÀ» ³»¼¼¿ö ¾ÕÀ¸·Î ASIC½ÃÀå ³»¿¡¼­ÀÇ ½ÃÀå ±Ô¸ð¸¦ ´õ¿í Å°¿ö³ª°¥ °ÍÀ¸·Î ¿¹»óµÈ´Ù"¸ç "À̸¦ À§ÇØ ÇöÀç FPGA ¾÷°èµé°úÀÇ °øÁ¶¸¦ °­È­ÇÏ°í ÀÖ´Ù"°í ¼³¸íÇß´Ù.