디지털타임스

 


"2나노 먼저 잡아라"… 삼성전자·TSMC 기술경쟁 재점화

프린트 페이스북 트위터 카카오스토리
3나노 양산 삼성이 한발 앞서자
TSMC 2나노 팹 건설 서둘러
삼성 "2나노 공정 2025년 시작"
"2나노 먼저 잡아라"… 삼성전자·TSMC 기술경쟁 재점화
삼성전자 평택캠퍼스 내 반도체 생산라인. 삼성전자 제공

글로벌 파운드리(반도체 위탁생산)업계 1·2위인 대만 TSMC와 삼성전자의 신기술 경쟁이 3나노(㎚)에 이어 2나노 공정으로 이어지고 있다.

26일 일본 니혼게이자이신문(닛케이) 등 외신과 업계에 따르면 TSMC는 최근 대만 신주에 총 4개의 2나노 공정 팹(생산공장)을 건설하기로 결정했다. 대만의 실리콘밸리로 불리는 신주 지역은 TSMC 첫번째 공장과 본사가 있는 곳이다.

4개의 공장을 건설하는 데 들어가는 비용은 한화로 약 80조원에 달할 것으로 예상된다. TSMC는 이 신규 공장을 이르면 오는 2025년 가동한다는 계획이다.

TSMC는 2나노 공정에서 주요 협력사들과 기술 협력도 진행 중이다. 외신 등에 따르면 TSMC는 엔비디아, 시놉시스, ASML과 웨이퍼에 회로 패턴을 새기는 리소그래피 분야에서 협력을 강화하기로 했다.

TSMC가 이렇듯 2나노 공정 개발 속도를 높이는 것은 파운드리 분야 첨단 공정의 중요성이 높아지고 있는 가운데 점차 줄어드는 기술 격차를 다시 벌리기 위한 것으로 해석된다.

양사의 파운드리 첨단 공정은 현재 3나노 수준이다. 삼성전자가 TSMC보다 약 반년가량 앞서 지난해 6월 3나노 공정 양산을 시작했으며, 같은 해 12월 TSMC도 3나노 양산을 시작했다.

TSMC가 첨단 공정에서 삼성전자보다 뒤처진 것은 이번이 처음이다. 삼성전자는 2나노 공정 역시 TSMC와 동일하게 2025년 시작할 계획이라고 발표하기도 했다.


2나노 공정부터는 첨단 공정을 위한 차세대 기술인 'GAA(게이트 올어라운드)'의 경쟁이 본격화할 예정이다. GAA 기술은 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널 4개면을 게이트가 둘러싸는 형태다. 채널 3개면만 감싸는 기존 핀펫 구조와 비교하면 게이트의 면적이 넓어지기 때문에 공정 미세화에 따른 트랜지스터의 성능 저하를 극복할 수 있다.
3나노 공정에 기존 핀펫 기술을 개선한 '핀플렉스' 기술을 적용한 TSMC와는 달리 삼성전자는 지난해 양산한 3나노부터 GAA 기술을 도입했다. TSMC를 추격하는 입장에서 기술 경쟁력을 강화하기 위한 것으로 해석된다.

파운드리 첨단 공정에 대한 양사의 투자는 더욱 확대되고 있다. TSMC는 최근 올해 연구개발(R&D) 비용을 2000억대만달러 규모로 늘리겠다고 발표했다. 지난해 TSMC의 R&D 비용이 약 1670억대만달러였는데, 이보다 약 20% 늘어난 것이다.

삼성전자는 지난해 시설투자 금액으로 전년 대비 10.1% 증가한 53조1200억원을 집행했으며, 이 중 90%인 47조8700억원을 반도체 사업의 신·증설에 투입한 바 있다. 올해도 예년과 유사한 수준으로 투자를 진행한다는 방침으로, 차세대 반도체 기술 경쟁력 확보를 위한 R&D 투자는 지속한다는 방침이다.

이와 관련, 삼성전자는 최근 경기도 용인에 첨단 반도체 클러스터를 구축하기 위해 향후 20년간 300조원을 투자하겠다는 중장기 계획도 발표한 바 있다.

전혜인기자 hye@dt.co.kr


[ 저작권자 ⓒ디지털타임스, 무단 전재 및 재배포 금지 ]