µðÁöÅПÀÓ½º

 


"Àú°¡Çü FPGA °ø°ÝÀû Ãâ½Ã"

ÇÁ¸°Æ® ÆäÀ̽ººÏ Æ®À§ÅÍ Ä«Ä«¿À½ºÅ丮
ÀÓ¿µµµ ¾ËÅ׶óÄÚ¸®¾Æ »çÀå
DMB µî ½Å±Ô ¼ö¿äó âÃâ



"¿ÃÇØ Àú°¡Çü FPGA Á¦Ç°À» °ø°ÝÀûÀ¸·Î Ãâ½ÃÇØ, ±âÁ¸¿¡ ¾ø´ø ½Å±Ô ½ÃÀåÀ» ¼±µµÀûÀ¸·Î âÃâÇÒ °ÍÀÔ´Ï´Ù."

±Û·Î¹ú ÆÕ¸®½º(¼³°èÀü¹®) ¹ÝµµÃ¼ ±â¾÷ÀÎ ¾ËÅ׶óÄÚ¸®¾Æ ÀÓ¿µµµ »çÀåÀº ±âÁ¸ Åë½ÅÀåºñ µî¿¡ ±¹ÇÑµÈ ÇÁ·Î±×·¡¸Óºí ¹ÝµµÃ¼(FPGA) ¼ö¿äó¸¦ ÀϹݼҺñ°¡Àü¤ý»ê¾÷ºÐ¾ß·Î ´ëÆø È®´ëÇÒ °ÍÀ̶ó¸ç ÀÌ°°ÀÌ ¹àÇû´Ù.

ÀÓ »çÀåÀº "±×µ¿¾È FPGA´Â Åë½ÅÀåºñ¤ý±âÁö±¹¿ë ¹ÝµµÃ¼, ȤÀº ¾ç»ê ÀÌÀü´Ü°è¿¡¼­ ÀϺΠ½ÃÁ¦Ç°(ÇÁ·ÎÅäŸÀÔ)¿¡¸¸ Àû¿ëµÇ´Â °ªºñ½Ñ ¹ÝµµÃ¼¶ó´Â ÀνÄÀÌ °­ÇßÁö¸¸, ÃÖ±Ù µé¾î °ü·Ã±â¾÷µéÀÌ Àú°¡Çü FPGA °³¹ß¿¡ ¿­À» ¿Ã¸®°í ÀÖ¾î µð½ºÇ÷¹À̤ý¼ÂÅé¹Ú½º µî ÀϹݼҺñ°¡Àü(ÄÁ½´¸Ó) ºÎ¹®À¸·Î ½ÃÀåÀ» ³ÐÇô°¡°í ÀÖ´Ù"°í ¸»Çß´Ù.


ƯÈ÷ ±×µ¿¾È FPGA Á¦Ç°À» ÀüÇô »ç¿ëÇÏÁö ¾Ê¾Ò´ø ÀüÀÚ±â±â Á¦Á¶»çµéÀÌ Áö³­ÇØ ¾ËÅ׶óÀÇ 10´ë °í°´À¸·Î ½Å±Ô ÁøÀÔÇÏ´Â µî »õ·Î¿î FPGA ½ÃÀåÀÌ ¿­¸®°í ÀÖ´Ù°í ±×´Â ºÐ¼®Çß´Ù. ÀÌ¿Í °ü·Ã ¾ËÅ׶ó´Â Áö³­ÇØ µð½ºÇ÷¹ÀÌ µî ÄÁ½´¸Ó ½ÃÀå¿¡ ¼º°øÀûÀ¸·Î ÁøÃâÇѵ¥ À̾î, ¿ÃÇØ ¹ÝµµÃ¼ °Ë»çÀåºñ ¹× ÀÚµ¿Â÷¤ýµðÁöÅиÖƼ¹Ìµð¾î¹æ¼Û(DMB)¤ý¿ÍÀ̺ê·Î µî ´Ù¾çÇÑ ºÎ¹®À¸·Î ½ÃÀåÀ» È®´ëÇϴµ¥ Àû±Ø ³ª¼³ °ÍÀ̶ó°í °­Á¶Çß´Ù.
±×´Â ±¹³» ½ÃÀå¿¡ ´ëÇØ "¾ËÅ׶ó Àüü ¸ÅÃâ °¡¿îµ¥ ¾Æ½Ã¾Æ ½ÃÀåÀº 25% ¼öÁØ¿¡ À̸£¸ç, ÀÌ °¡¿îµ¥ Çѱ¹ÀÇ ¸ÅÃâ ºñÁßÀº Áß±¹¿¡ ÀÌÀº µÎ ¹ø°"¶ó¸ç "¿ÜÇüÀûÀÎ ¸ÅÃ⼺Àå°ú °ü·ÃÇØ Áß±¹ ½ÃÀåÀ» ÁÖ¸ñÇÏ´Â ÇÑÆí, ±âÁ¸¿¡ ¾ø´Â ½Å±Ô ½ÃÀåÀ» ¾ó¸¶¸¸Å­ âÃâÇÒ ¼ö ÀÖ´À³Ä¿¡ ´ëÇÑ ÇØ°áÃ¥Àº Çѱ¹ ½ÃÀå¿¡¼­ ãÀ¸·Á ÇÏ°í ÀÖ´Ù"°í ¸»Çß´Ù.

¾ËÅ׶ó ÁÖÃÖ·Î ¸Å³â ¿­¸®´Â `´Ï¿À½º µðÀÚÀÎ ÄÜÅ×½ºÆ®'¿Í °ü·ÃÇØ ±×´Â "¿ÃÇصµ ±¹³» FPGA Àúº¯Àα¸ È®´ë¸¦ À§ÇÑ µðÀÚÀÎ ÄÜÅ×½ºÆ®¸¦ 3¿ùºÎÅÍ ÁøÇàÇÒ ¿¹Á¤"À̶ó¸ç "ƯÈ÷ FPGA ½Ç½ÀÀ» Çаú °­ÀÇ¿¡µµ Àû¿ëÇϱâ À§ÇØ ÀϺΠ´ëÇеé°ú ³íÀÇÇÏ°í ÀÖ´Ù"°í ¸»Çß´Ù.

¶ÇÇÑ ±¹³» °ü·Ã½ÃÀåÀÌ ÇöÀ纸´Ù ´õ¿í È®´ëµÇ¸é R&D¼¾Å͵µ ÀÚ¿¬½º·´°Ô ¼³¸³µÉ °ÍÀ̶ó°í ±×´Â µ¡ºÙ¿´´Ù. ÇÑÆí, ¾ËÅ׶ó´Â ¹ÝµµÃ¼ ¼³°è ÀÌÈÄ¿¡µµ À籸¼ºÀÌ °¡´ÉÇÑ ÇÁ·Î±×·¡¸Óºí ¹ÝµµÃ¼ ºÎ¹® ¼±µµ±â¾÷À¸·Î Áö³­ÇØ 11¾ï2000¸¸´Þ·¯ »ó´çÀÇ ¸ÅÃâÀ» ¿Ã·È´Ù.