플라즈마 발생-증착 영역 분리 손상 최소화
고부가가치 `10나노 반도체 시대` 선도 기대
고부가가치 `10나노 반도체 시대` 선도 기대
■ 사업화 유망 히든테크
(17) 한양대 전형탁 교수 `반도체용 단원자층 증착기술`
D램, 플래시메모리, 마이크로프로세서, LCD 등 반도체 소자들은 실리콘 기판 위에 전기가 잘 통하는 도체나 전기 흐름을 막는 절연체 등 박막을 입히고 원하는 모양대로 깎아내는 과정을 통해 만들어진다. 최근에는 반도체가 갈수록 정밀화되면서 박막의 두께가 점점 얇아지고 있다. 특히 반도체가 20나노미터(㎚) 회로선폭 시대를 넘어 10나노미터 시대로 진입하려면 박막기술에도 획기적인 변화가 있어야 한다.
전형탁 한양대 교수(신소재공학부)는 10나노미터 반도체 시대를 겨냥해 더 얇고 안정성이 뛰어난 박막 증착기술을 개발, 사업화를 추진하고 있다.
반도체 증착에는 화학증착장비(CVD), 원자층증착장비(ALD), 스퍼터(Sputter) 증착장비 등이 쓰이는데, CVD가 많이 쓰이다가 최근 박막 품질이 더 우수하고 복잡한 구조로 증착할 수 있는 ALD 사용이 늘어나는 추세다. CVD가 증착시키려는 물질과 반응가스를 동시에 주입해 표면과 반응시키는 것과 달리 ALD는 증착하려는 물질과 반응가스를 번갈아 가며 공급한다. 최근 삼성전자, SK하이닉스 등이 ALD 기술을 적용한 메모리반도체 개발에 활발히 나서고 있다.
전 교수는 한 단계 진화한 ALD 기술을 개발해 특허 등록했다. 기술의 핵심은 플라즈마 발생 영역과 증착 영역을 분리시켜 박막 손상을 최소화한 것. 플라즈마가 만들어지는 부분 밑에 전극(DC 바이어스 전극)을 설치, 플라즈마가 만들어질 때 생기는 양이온을 플라즈마 내에 가둠으로써 이온이 부품 표면을 손상시키는 것을 막아 박막 품질을 높였다. 또 화학 반응성이 큰 라디칼이 많이 만들어지도록 해 반응이 더 잘 일어나게 한다. 이와 함께 바이어스 전극 표면에 축적된 전하를 주기적으로 제거함으로써, 전하 축적에 따른 아크 현상(불꽃 방전)을 방지하도록 했다.
전 교수는 "이 기술은 메모리 소자, OLED 디스플레이, 차세대 소자, 디스플레이 소자 등에 광범위하게 적용될 수 있으며, 박막의 손상을 줄여 품질을 높이는 동시에 두께를 얇게 만들 수 있다"고 설명했다.
반도체 커패시터 산화막 두께는 이미 1나노미터 이하로, 원자 레벨로 얇아졌다. 그러나 반도체가 20나노 시대에 이은 10나노 시대를 열려면 기술의 패러다임이 바뀌어야 한다.
전 교수는 "커패시터 산화막의 경우 기존 기술보다 두께를 절반 가까이 얇게 해 0.5나노미터까지 낮추는 게 목표"라고 밝혔다. 이어 "현재 ALD 기술은 느린 증착속도가 개선과제이지만 기술개량을 통해 빠른 생산성 향상이 기대된다"며 "조만간 국내외 반도체 소자 제조 공정 여러 부문에서 ALD 장비가 다양하게 사용되고, 우리나라가 고부가가치 나노급 반도체 개발 경쟁에서 앞서나가는 데 기여할 것"이라고 밝혔다.
전 교수는 미래창조과학부 연구성과 사업화 지원사업의 지원을 받아 반도체 및 디스플레이 장비회사인 주성엔지니어링과 산업화 연구를 함께 진행할 계획이다.
안경애기자 naturean@
(17) 한양대 전형탁 교수 `반도체용 단원자층 증착기술`
D램, 플래시메모리, 마이크로프로세서, LCD 등 반도체 소자들은 실리콘 기판 위에 전기가 잘 통하는 도체나 전기 흐름을 막는 절연체 등 박막을 입히고 원하는 모양대로 깎아내는 과정을 통해 만들어진다. 최근에는 반도체가 갈수록 정밀화되면서 박막의 두께가 점점 얇아지고 있다. 특히 반도체가 20나노미터(㎚) 회로선폭 시대를 넘어 10나노미터 시대로 진입하려면 박막기술에도 획기적인 변화가 있어야 한다.
전형탁 한양대 교수(신소재공학부)는 10나노미터 반도체 시대를 겨냥해 더 얇고 안정성이 뛰어난 박막 증착기술을 개발, 사업화를 추진하고 있다.
반도체 증착에는 화학증착장비(CVD), 원자층증착장비(ALD), 스퍼터(Sputter) 증착장비 등이 쓰이는데, CVD가 많이 쓰이다가 최근 박막 품질이 더 우수하고 복잡한 구조로 증착할 수 있는 ALD 사용이 늘어나는 추세다. CVD가 증착시키려는 물질과 반응가스를 동시에 주입해 표면과 반응시키는 것과 달리 ALD는 증착하려는 물질과 반응가스를 번갈아 가며 공급한다. 최근 삼성전자, SK하이닉스 등이 ALD 기술을 적용한 메모리반도체 개발에 활발히 나서고 있다.
전 교수는 한 단계 진화한 ALD 기술을 개발해 특허 등록했다. 기술의 핵심은 플라즈마 발생 영역과 증착 영역을 분리시켜 박막 손상을 최소화한 것. 플라즈마가 만들어지는 부분 밑에 전극(DC 바이어스 전극)을 설치, 플라즈마가 만들어질 때 생기는 양이온을 플라즈마 내에 가둠으로써 이온이 부품 표면을 손상시키는 것을 막아 박막 품질을 높였다. 또 화학 반응성이 큰 라디칼이 많이 만들어지도록 해 반응이 더 잘 일어나게 한다. 이와 함께 바이어스 전극 표면에 축적된 전하를 주기적으로 제거함으로써, 전하 축적에 따른 아크 현상(불꽃 방전)을 방지하도록 했다.
전 교수는 "이 기술은 메모리 소자, OLED 디스플레이, 차세대 소자, 디스플레이 소자 등에 광범위하게 적용될 수 있으며, 박막의 손상을 줄여 품질을 높이는 동시에 두께를 얇게 만들 수 있다"고 설명했다.
반도체 커패시터 산화막 두께는 이미 1나노미터 이하로, 원자 레벨로 얇아졌다. 그러나 반도체가 20나노 시대에 이은 10나노 시대를 열려면 기술의 패러다임이 바뀌어야 한다.
전 교수는 "커패시터 산화막의 경우 기존 기술보다 두께를 절반 가까이 얇게 해 0.5나노미터까지 낮추는 게 목표"라고 밝혔다. 이어 "현재 ALD 기술은 느린 증착속도가 개선과제이지만 기술개량을 통해 빠른 생산성 향상이 기대된다"며 "조만간 국내외 반도체 소자 제조 공정 여러 부문에서 ALD 장비가 다양하게 사용되고, 우리나라가 고부가가치 나노급 반도체 개발 경쟁에서 앞서나가는 데 기여할 것"이라고 밝혔다.
전 교수는 미래창조과학부 연구성과 사업화 지원사업의 지원을 받아 반도체 및 디스플레이 장비회사인 주성엔지니어링과 산업화 연구를 함께 진행할 계획이다.
안경애기자 naturean@
[ 저작권자 ⓒ디지털타임스, 무단 전재 및 재배포 금지 ]
