반도체 `누설전류` 잡아낸다

표준연 '임계 거칠기' 정의 성공

반도체 품질을 좌우하는 '누설전류'를 사전에 파악할 수 있는 공정기준이 새로 마련돼 반도체 생산성 향상에 기여할 전망이다.

한국표준과학연구원은 신채호 박사 연구팀이 박막층이 겹겹이 쌓인 다층 반도체에서 하부층이 상부층에 영향을 주는 '임계 거칠기' 지점을 처음으로 정의하는 데 성공했다고 4일 밝혔다.

임계 거칠기는 반도체 초박막 경계면에서 하부층 거칠기가 상부층의 초박막 거칠기에 영향을 주는 지점을 뜻하는 것으로, 표준연이 처음 만든 개념이다.

최근 들어 차세대 반도체 수요가 급증하면서 불량률을 줄이고, 생산성을 높이기 위한 노력이 지속되고 있지만, 다층 반도체의 두께를 줄이는 데 초점을 맞춰져 있었다. 이 때문에 누설전류와 같이 박막층 사이 표면 문제로 발생하는 품질 저하는 제작 단계에서 파악할 수 없었다.

연구팀은 층과 층 사이에서 발생하는 문제를 잡기 위해 두께가 아닌 표면 거칠기에 주목하고, 실리콘 표면의 거친 정도가 특정 임계점을 넘으면 상부에 위치한 하프늄에 영향을 미쳐 이 지점에서 누설전류가 발생하는 것을 알아냈다. 이를 토대로 새로운 산업표준인 임계 거칠기를 정의했다.

대전=이준기기자 bongchu@dt.co.kr