[알아봅시다] 반도체, 어디까지 작아질까?

"더 작고 더 많은 정보처리" 미세화 한계 극복
스마트기기 탄생 반도체 발전 덕분
끊임없는 노력 '무어의 법칙' 유지
'ArF 이머전' 노광 공정 한계 도달
데이터 3배 'TLC 기술' 업계 관심


#1995년, 직장인 김모씨(28)는 출근 준비에 한창이다. 가방에는 중요한 발표 자료를 담은 1.44MB 플로피디스크 5장과 CD플레이어, 삐삐와 휴대폰이 들었다. 버스를 타고 1시간 걸리는 출근길에 김씨는 가판대에서 산 종이신문을 보며 무료함을 달래본다.

그로부터 20년 후인 2015년. 50살을 바라보는 김씨의 출근길은 완전히 바뀌었다. 아침 식사를 하며 스마트폰으로 중요한 업무 메일을 확인하고, 버스 안에서는 실시간으로 오늘의 주요 뉴스를 본다. 가방 안에는 A4 크기의 반만 한 태블릿PC와 중요한 업무 파일을 백업해 둔 손바닥 크기의 1TB 외장 하드가 들어있다.

불과 10년 전만 해도 뉴스에서는 10만원대 1GB USB가 출시하자 대용량 저장장치의 획기적인 발전이 이뤄졌다면서 중요하게 다뤘습니다. 여기에서 10년을 더 거슬러 올라가면 컴퓨터 하드디스크 용량이 500MB에 불과했던 시절도 있었습니다. 심지어 당시엔 그 정도 용량이 엄청나게 비싼 가격에 팔렸습니다.

하지만 이제는 전자기기의 저장 용량을 논하지 않습니다. 손바닥만 한 스마트폰에서 100GB 이상의 정보 저장이 가능하고 인터넷뿐 아니라 음악 감상, 사진 및 동영상 촬영은 물론 일상에서의 거의 모든 정보와 문화를 누릴 수 있는 기본 수단으로 자리 잡았습니다.

이렇게 똑똑한 스마트 기기가 나올 수 있는 이유는 크기는 계속 작아지지만, 더 많은 정보를 처리하도록 발전을 거듭하고 있는 '반도체' 덕분입니다. 반도체가 작아지기 위해서는 미세화 기술이 필요합니다. 반도체를 작게 만들기 위해서는, 우선 반도체 제조의 출발점이라고 할 수 있는 웨이퍼의 회로 선폭을 축소해 셀(데이터 저장의 최소 단위) 집적도를 높여야 합니다. 이러면 더 많은 양의 정보를 빠르게 처리할 수 있고, 한 장의 웨이퍼에서 얻을 수 있는 칩 생산량을 늘려 가격도 낮출 수 있습니다.

인텔의 공동창립자이자 명예회장인 고든 무어는 1965년 "하나의 반도체 칩에 트랜지스터 수가 매년 두 배 속도로 증가해 가격 상승 없이 컴퓨터 성능도 매년 두 배씩 향상될 것"이라며 반도체 산업의 발전을 예언한 바 있습니다. 이후 '18개월마다'로 보완된 무어의 법칙은 반도체 미세화에 대한 업계의 끊임 없는 연구 개발 노력으로 지금까지 유지됐습니다.

반도체 칩을 생산하기까지 필요한 여러 공정이 필요합니다. 그 중 특히 '노광 공정'은 칩 미세화에 가장 큰 영향을 끼쳤습니다. 노광이란 반도체 웨이퍼에 복잡한 전자 회로를 그려 넣는 과정으로, 감광액을 바른 웨이퍼 위에 회로도 원판(마스크)을 놓고 빛을 쪼이면 빛에 노출된 부분만 형상화되는 원리입니다.

노광 공정에 사용되는 광원이 짧아질수록 더욱 정확하고 미세한 회로를 그릴 수 있는데, 2000년대 이후 회로 선폭이 나노(㎚) 대로 좁아지면서 광원의 파장은 더욱 중요해졌습니다. 현재는 193㎚ 파장의 불화아르곤(ArF) 광원에 빛의 굴절률을 높여 회로를 깊고 섬세하게 그릴 수 있도록 액침(Immersion) 기술을 적용한 ArF 이머전 노광 장비가 최신 반도체 양산 라인에서 주로 쓰이고 있습니다.

하지만 최근 들어서는 무어의 법칙이 더 지켜지지 못할 것이라는 의견도 나오고 있습니다. 미세 공정 기술의 발전이 주춤한 데다 40㎚ 이하 공정에서 ArF 이머전 노광 장비만으로는 한계에 다다랐기 때문입니다. 이를 극복하고자 삼성전자, 인텔 등 반도체 제조사들은 웨이퍼에 패턴을 여러 번 덧입혀 정밀도를 높이는 멀티 패터닝 기술로 미세화의 한계를 어느 정도 극복해 왔습니다. 하지만 이 기술은 공정이 반복될수록 비용이 늘어난다는 단점이 있습니다.


한편으로는 새로운 접근으로 미세 공정의 한계를 돌파하려는 노력도 있다. 인텔을 필두로 평면이었던 반도체를 층층이 위로 쌓아 올리는 3차원 구조, 일명 '핀펫(FinFET)' 공정을 개발해 정보의 저장 용량을 획기적으로 늘린 것입니다. 그러나 이 방식 역시 수직으로 칩을 적층 하기 위해 증착 공정을 반복하면서 생산 기간과 비용이 증가합니다.

3차원 반도체 구조와 더불어 업계에서 주목하고 있는 기술은 바로 트리플레벨셀(TLC)입니다. TLC 기술은 셀 한 개에 비트 수를 3배로 늘려, 같은 셀에 저장할 수 있는 데이터의 양을 3배로 늘릴 수 있는 원리입니다. SK하이닉스, 삼성, 애플 등 업계가 큰 관심을 보이고 있지만, 짧은 수명 및 데이터 처리 속도에 대한 지적도 있어 아직은 넘어야 할 산이 남아 있습니다.

10나노 이하의 반도체를 안정적으로 양산할 수 있는 또 다른 대안으로 파장 13.5㎚의 극자외선(EUV, Extreme Ultraviolet)을 이용한 노광 기술도 꼽히고 있습니다. 하지만 아직 양산능력에 대한 검증이 완벽하게 끝나지 않았고, 노광장비의 가격 경쟁력 등도 해결해야 할 과제로 꼽히고 있습니다.

현재 반도체 시장을 선도하는 삼성전자, 인텔, TSMC, SK하이닉스 등 세계적인 반도체 기업들이 반도체 산업의 발전을 가로막는 기술적 한계를 극복하기 위해 노력하고 있습니다. 이 같은 여러 기술이 서로 경쟁하면서 미세 공정의 한계를 극복하고 더 작고 더 많은 정보를 처리할 수 있는 반도체가 곧 나올 것으로 기대됩니다.

박정일기자 comja77@
자료제공: ASML