"3D IC, 반도체 미래 성장동력"

KAIST 박준서 교수, 패키지 집적도ㆍ성능향상 효과 기대
단일칩이 가진 한계를 극복하기 위해 3차원적인 칩 배치를 통해 패키지 집적도와 성능을 높인 3차원 집적회로(3D IC)가 시스템온칩(SoC)를 대체하면서 향후 반도체 및 패키지 분야 새 성장동력이 될 것이라는 전망이 나왔다.

지난 7일 KAIST KI빌딩에서 이 대학 테라랩(지도교수 김정호)이 개최한 `3D IC 워크숍 2011'에서 KAIST 박준서 교수는 `실리콘 관통전극(TSV)에 기반한 3D IC의 전원 무결성(PI) 분석'이라는 주제발표를 통해 이러한 전망을 내놓았다.

박 교수는 "지금까지 2차원적 접근으로 단일칩이 갖는 한계를 3차원적인 칩 배치를 통해 해결하려는 3D IC 연구가 산업체와 학계를 중심으로 활발하게 진행되고 있다"며 "3D IC는 패키지 집적도 및 성능 향상, 아날로그ㆍ디지털간 시스템 융합, 생산비 절감 등 다각적 효과를 거둘 수 있는 패키지 방식으로 주목하고 있다"고 밝혔다.

그는 "앞으로 활발한 연구를 통해 3D IC가 적용된 저전력, 고성능 모바일 IT기기 시대가 머지 않아 올 것"이라고 덧붙였다.

특히 박 교수는 3D IC의 핵심인 TSV(Through-Silicon-Via)에 기반한 설계기술의 중요성을 강조했다. TSV는 실리콘 웨이퍼를 수십 마이크로미터 두께로 얇게 만든 칩에 직접 구멍을 뚫고 같은 칩을 적층해 관통 전극으로 연결한 첨단 패키징 기법으로, 기존 와이어 본딩 방식에 비해 동작속도가 빠르면서 칩 두께와 소비전력을 줄일 수 있다.

박 교수는 "3D TSV IC는 고비용 공정개발 없이도 무어의 법칙에 근접한 트랜지스터의 집적도 향상을 가능케 하는 패키지 기술로 떠오르고 있다"며 "고성능ㆍ고집적ㆍ저전력 요구를 충족시키는 차세대 시스템인패키지(SiP) 구현의 핵심 기술이 될 것"이라고 전망했다. 이어 "특히 성능향상, 제조비용 감소, 패키지의 소형화 측면에서 반도체 기술을 발전시키는 원동력으로 작용할 것"이라고 말했다.

박 교수는 덧붙여 관련 설계기술 확보의 중요성을 강조했다. "이는 국내 반도체 산업을 포함한 전자산업 발전의 중요한 견인차 역할을 할 것"이라고 전망했다.

한편 이날 워크숍에는 반도체 및 패키지 관계자 200여명이 참가해 3D IC에 대한 높은 관심을 반영했다. 삼성전자, 앰코(Amkor), 동부하이텍, 하이닉스반도체, ETRI, 전자부품연구원, 나노종합팹센터, 충북대, KAIST 연구자들이 주제발표자로 나서 3D IC 국내 기술 및 향후 기술발전 방향 등을 공유했다.

대전=이준기기자 bongchu@