회로선폭 65나노미터이하 칩 생산공정..TSMC `이머전 리소그래피` 기술 도입

세계 최대 반도체 파운드리 TSMC가 회로선폭 65나노미터 이하의 최첨단 칩 생산공정에 `이머전(Immersion) 리소그래피`로 불리는 신기술을 도입할 계획이라고 22일 SBN이 보도했다.

TSMC의 릭 차이(Rick Tsaiㆍ蔡力行) 사장은 이날 미국 새너제이에서 개최된 `TSMC 2003 테크놀로지 심포지엄` 행사의 기조연설을 통해 "TSMC는 반도체 업계 최초로 이머전 리소그래피 기술의 도입을 추진하고 있다"고 밝혔다.

이머전 리소그래피는 리소그래피(노광) 장비의 레이저를 비추는 렌즈와 감광액을 바른 웨이퍼 사이를 굴절율이 높은 액체로 채움으로써 통상의 리소그래피 공정보다 훨씬 정밀한 회로를 구현할 수 있게 해주는 신기술이다. 이 기술은 아직 실험단계에 있기는 하나, 기존 레이저 광원을 보다 파장이 짧은 극자외선(EUV)으로 대체하는 `EUV 리소그래피` 기술 등과 함께 65㎚급 이상의 초정밀 나노 반도체 공정을 위한 차세대 리소그래피 기술의 강력한 후보로 대두되고 있다.

이머전 리소그래피 기술이 칩 양산공정에 성공적으로 적용될 경우, 반도체 업체들은 기존의 193㎚ 파장 레이저 리소그래피 장비에 이 기술을 통합해 45㎚ 칩까지 생산하면서 상당한 비용절감효과를 볼 수 있을 전망이다. TSMC는 제휴 장비업체인 네덜란드 ASML 홀딩과 협력해 이 신기술로 기존 193㎚ 파장 장비의 감광 레이저 파장을 132㎚로 줄이기 위한 노력을 경주하고 있는 것으로 알려졌다. TSMC가 원래 65㎚ 공정에 투입하려던 157㎚ 파장 스캐너 장비의 개발이 기술적인 문제로 늦어짐에 따라, 이머전 리소그래피 기술은 TSMC에 있어 더욱 큰 의미를 갖게 될 전망이다.

업계에서는 이 신기술에 대해 다양한 시각을 보여주고 있다. ASMLㆍ캐논ㆍ니콘 등 노광장비 업체들은 모두 이머전 리소그래피 기술에 투자하고 있는 반면, 인텔은 이 기술을 버리고 EUV 리소그래피를 차세대 기술로 개발중이며, IBM 등 다른 업체들은 당분간 상황전개를 지켜본다는 입장이다.

TSMC는 이날 심포지엄에서 올 3분기부터 90㎚ 공정의 시험가동을 시작해 내년중 양산체제에 들어가고, 65㎚ 공정은 내년 4분기에 시험가동해 2005년 말부터 본격 가동한다는 계획을 밝혔다. TSMC는 90㎚ㆍ65㎚ 양 공정에 모두 스트레인드 실리콘 기술을 도입하며, 65㎚ 공정에는 실리콘절연막(SOI), 구리배선, 저유전(low-k)ㆍ고유전(high-k) 절연체 등 일련의 최신 기술들을 적용할 방침이다.

한편 TSMC는 우량고객들을 대상으로 칩 시제품 제작 단계까지는 자사 및 일부 제휴사들의 기술 라이선스 요금을 면제해주는 `퀵스타트` 프로그램도 공개했다.

주범수기자