[디지털타임스 박정일 기자] 삼성전자가 3나노 이하 초미세 회로에 도입하는 GAA(Gate-All-Around) 구조를 앞세워 '2030년 파운드리 시장 1위' 목표에 한 걸음 더 다가갔다. 전문가들도 "TSMC보다 1년, 인텔보다 2~3년 앞섰다"며 높게 평가했다.
삼성전자는 현지시간 14일 미국 캘리포니아주 샌타클래라에서 '삼성 파운드리 포럼(Samsung Foundry Forum) 2019'를 열고, 차세대 3나노 GAA(Gate-All-Around)의 공정설계 키트를 팹리스(반도체 설계 전문업체) 고객사들에 배포했다고 15일 밝혔다.
삼성 파운드리 포럼은 매년 파운드리(위탁생산) 사업 로드맵과 신기술을 소개하기 위해 열리는 행사로, 올해는 특히 최근 시스템반도체 등 비 메모리 사업에 대한 대규모 투자를 발표한 직후여서 더 관심이 쏠렸다.
삼성전자는 지난해 파운드리 포럼에서 GAA를 3나노 공정에 도입하겠다는 전략을 밝힌 데 이어 올해는 실제로 팹리스 업체들의 제품 설계 지원을 위한 3GAE(3나노 Gate-All-Around Early)의 공정설계 키트를 제공했다. 팹리스 업체들이 첨단 공정을 활용해 시스템반도체 설계 효율성을 더 높일 수 있도록 한 것이다.
3GAE 공정은 최신 양산 공정인 7나노 핀펫보다 칩 면적을 45%가량 줄일 수 있을 뿐만 아니라 소비전력을 50% 줄이는 동시에 성능은 약 35% 향상시킬 수 있다.
3나노 이하 초미세 회로에 도입될 GAA 구조의 트랜지스터는 모바일과 인공지능(AI), 5G, 전장, 사물인터넷(IoT) 등 고성능·저전력을 요구하는 차세대 반도체에 활용될 것으로 전망되면서 업계가 주목하는 기술이다.
실제로 시장조사업체 IBS(International Business Strategies)의 CEO(최고경영자)인 헨델 존스는 "삼성전자의 GAA는 TSMC보다 12개월 앞서있다"며 "인텔은 아마도 2~3년이 더 걸릴 것"이라고 높게 평가했다.
삼성전자는 또 3나노 공정에서 독자 기술인 MBCFET(Multi Bridge Channel FET)를 통해 팹리스 고객사에 차별화된 제품을 제공할 계획이라고 밝혔다. MBCFET는 기존의 가늘고 긴 와이어 형태의 GAA 구조를 발전시켜 종이처럼 얇고 긴 모양의 나노 시트를 적층하는 방식으로, 기존 설비와 제조 기술을 그대로 활용해 성능과 전력효율을 높일 수 있다고 회사 측은 설명했다.
이와 함께 삼성전자는 팹리스 고객사에 설계 편의를 제공하기 위해 '세이프 클라우드(SAFE-Cloud)' 서비스를 시작한다고 밝혔다. 아마존 웹 서비스(AWS), 마이크로소프트(MS)와 자동화 설계툴(ESA) 회사인 케이던스, 시놉시스 등과 함께 진행하는 이 서비스는 속도와 보안성이 검증된 클라우드 환경을 제공하는 것이다.
팹리스 업체들은 이 서비스를 통해 삼성전자와 파트너사들이 제공하는 공정설계 키트, 설계 방법론, 자동화 설계 툴, 설계자산 등을 이용해 투자 비용을 줄이는 동시에 빨리 반도체를 제작할 수 있다.
이번 포럼에는 글로벌 팹리스 고객과 파트너사의 관계자 800여명이 참가해 4차 산업혁명 시대를 주도한 반도체 기술을 공유했다. 파운드리사업부 정은승 사장은 "반도체 공정과 생산, 패키지 분야의 앞선 기술뿐만 아니라 파운드리 업체와 고객, 파트너가 서로 신뢰하고 비전을 공유하는 것도 매우 중요하다"며 "이번 포럼을 통해 기술적 성과와 목표를 공유할 수 있어 기쁘다"고 말했다.
삼성전자는 다음달 5일에는 중국 상하이(上海)에서, 오는 7월 3일에는 서울에서, 9월 4일에는 일본 도쿄(東京)에서, 10월 10일에는 독일 뮌헨에서 각각 파운드리 포럼을 이어갈 예정이다.박정일기자 comja77@dt.co.kr
14일(현지시간) 미국 산타클라라에서 열린 '삼성 파운드리 포럼 2019'에서 정은승 삼성전자 파운드리 사업부 사장이 기조 연설을 하고 있다. <삼성전자 제공>
